반도체 부품의 저장 및 국경 간 운송에서 JEDEC 트레이 (JEDEC 표준 트레이) 의 평면성은 칩 저장 및 운송의 안전을 직접 결정합니다.칩 제조 및 최종 사용 응용 프로그램을 연결하는 중요한 수송체로서, warpage 변형은 칩 이동, 충돌, 또는 심지어 손상을 초래할 수 있습니다, 고객에게 계산할 수 없는 손실을 초래.
Jedec-Tray-DGuide4-10D 설계 표준에 따르면 표준 크기의 JEDEC 트레이 (322.6 135.9 12.19mm 및 322.6 135.9 7.62mm) 의 warpage 컨트롤은 일반적으로 0.8mm 미만해야합니다.제조업체는 일반적으로이 표준을 생산에 대한 기준으로 사용합니다.더 작은 트레이 워크페이지는 칩과 모듈이 구멍/포켓에서 튀어나오는 가능성을 줄여 더 안전한 저장 및 운송을 촉진한다는 것이 널리 알려져 있습니다.산업의 품질 표준을 유지하기 위해, Hiner-Pack는 다차원 기술 돌파구를 통해 새로운 높이로 제품 성능을 밀어 JEDEC 트레이 warpage 최적화 프로젝트를 시작했습니다.
어려움 을 극복 하는 것: 기준 을 정하고 핵심적 인 문제점 을 결정
프로젝트의 시작 시, 우리는 엄격한 산업 표준에 기초하여 최적화 목표를 설정했습니다.JEDEC 트레이의 warpage는 0 내에서 제어되어야 합니다150°C에서 연속 굽기 후 0.8mm. 더 작은 칩 또는 구성 요소를 위한 트레이는 더욱 높은 정확성과 평평성을 요구합니다.우리는 3개의 핵심적인 고통점을 확인했습니다.: 재료의 열 팽창 계수 (CTE) 의 부적절함, 양형 과정에서 균일하지 않은 스트레스 분포 및 불충분한 구조 대칭성으로 인한 열 변형.이 문제들은 고온 저장소와 장거리 운송에서 온도 순환 중에 악화됩니다., 품질 관리에 중요한 병목을 초래합니다.
다차원적 돌파구: 설계에서 제조까지 전체 체인 최적화
1구조 설계: 대칭성 을 통해 스트레스 를 완화
고밀도 IC 기판 설계 원칙에서 영감을 받아 우리는 트레이 설계 과정 전체에 "대칭성 원칙"을 적용했습니다.갈라진 행렬 분포는 트레이에 걸쳐 균일 구리 필름과 樹脂 계층 두께를 보장하기 위해 다시 최적화되었습니다또한 비기능 영역에 "균형 섬"이 추가되었으며, 인접층의 편차가 10%를 초과하지 않는 층 간의 면적 비율이 40%~60%로 유지되었습니다.유한 원소 분석 (FEA) 도구를 사용, 우리는 설계 단계에서 다양한 온도에서 변형 추세를 정확하게 예측하기 위해 열 기계적 행동 모델을 구축,잠재적인 warpage 위험을 방지하기 위해 능동적인 매개 변수 최적화를 가능하게 합니다..
2제조 공정 제어: 정밀 제어 및 실시간 모니터링
생산에 있어서 우리는 "단계형 완화" 과정을 도입했습니다. 기존의 일회성 완화 방법을 대체하여 단계적인 온도 조절을 통해 조형 중에 내부 스트레스를 점차적으로 풀어줍니다.레이어 프레스 장비는 압력 및 온도 범위를 정확하게 제어하기 위해 균일 압력 분배 기술로 업그레이드되었습니다.고품질의 폐쇄를 달성하기 위해, 우리는 각 팩의 warpage 데이터를 실시간 모니터링하기 위해 비접촉 레이저 삼각 측정 시스템을 배포했습니다.인공지능 분석을 통해 제조 공정 최적화 피드백 메커니즘을 형성.
결과 를 달성 하는 것: 품질 향상 과 고객 가치 증대
지속적인 반복적 최적화를 통해, 우리의 JEDEC 트레이의 warpage는 0.3mm 이하로 안정적으로 제어되었습니다. 0.8mm의 산업 표준 한계를 크게 뛰어넘습니다.이 획기적인 발전은 제품 결함률을 92% 감소시켰을 뿐만 아니라 33mm에서 22mm까지의 전체 크기의 칩에 대한 고정밀 포장 요구사항을 충족시켰습니다.. We will continue to explore the application of cutting-edge materials such as graphene-reinforced substrates and develop embedded active compensation structures to safeguard the quality and safety of the semiconductor supply chain with even greater precision.
